PHASE LOCKED LOOP OSCILLATING CIRCUIT

Publication number: JP2238716 Publication date: 1990-09-21

Inventor: INOUE SHUJCHI; NARITA YOSHIAKI

Applicant: FUJITSU LTD

Classification:

- international: G11B20/14; H03L7/14; G11B20/14; H03L7/08; (IPC1-

7): G11B20/14; H03L7/14

- European:

Application number: JP19890060008 19890313 Priority number(s): JP19890060008 19890313


Report a data error here

Abstract of JP2238716

PURPOSE:To surely backup a subsystem by detecting it when no input signal is inputted due to a fault of a main oscillating circuit, interrupting a feedback loop via a changeover circuit and supplying a reference voltage to a voltage controlled oscillator from a reference voltage generating circuit.

CONSTITUTION:When no input signal is inputted due to a fault of a main oscillating

inputted due to a fault of a main oscillating circuit 3, it is detected by an input signal detection circuit 24 to activate a changeover circuit 21 and to stop the operation of a charge pump 25 thereby throwing a switch means 48 to the position of a reference voltage generating circuit 48 and interrupting a feedback loop. Since the reference voltage generating circuit 48 applies a prescribed reference voltage to a voltage controlled oscillator 51 in this case, the voltage controlled oscillator 51 is oscillated at frequency controlled by the prescribed reference voltage and an output signal of a prescribed frequency is obtained. Thus, the subsystem 2 is able to be operated continuously and sufficient backup is attained.



Data supplied from the esp@cenet database - Worldwide

19 日本国特許庁(JP)

◎ 公開特許公報(A) 平2-238716

௵Int. Cl. ⁵

識別記号

庁内整理番号

33公開 平成 2 年(1990) 9 月21日

H 03 L 7/14 // G 11 B 20/14

3 5 1 A

8731-5 J 8322-5D

審査講求 未請求 請求項の数 1 (全6頁)

64発明の名称

位相同期発振回路

②特 願 平1-60008

20出 願 平1(1989)3月13日

@発明者 井上

修 一

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

@発明者 成田

芳 昭

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

Ŋ

⑪出 願 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

個代 理 人 弁理士 井桁 貞一 外2名

朋 總 書

1. 発明の名称

位相周期発振回路

2. 特許請求の範囲

大力信号の位相をはいる。 大力信号の位相をはいた。 大力信号の位相をはいた。 大力信号をはいた。 大力にはいた。 大力にはいた。 大力にはいた。 大力には、 大力に、 大力に 大力に 大力に 大力に 大力に 大力に 大力に 大力に 大力に 大力 (21)と、を備えたことを特徴とする位相同期発 振回路。

3. 発明の詳細な説明

[概要]

計測器、磁気記録装置などに用いられる位相同 期発振回路に関し、

メイン発振回路の故障によって入力信号がない 場合でも所定の周波数で発振することができる位 相関期発振回路を提供することを目的とし、

スイッチ手段が前記基準電圧発生回路に切り換え フィードバックループを切断するように信号を切 り換える切換回路と、により構成した。

[産業上の利用分野]

本発明は、計測器、磁気記録装置などに用いられる位相同期発振回路に関する。

近年、位相周期発振回路は、バックアップシステム用として発振回路の二重化を目的として使用されつつある。したがって、正常時には位相同期発振回路によりメインシステムとサプシステムが開して動作しメイン発振回路に故障が発生した場合には、位相周期発振回路の自走発振によってサプシステムの動作を継続させる必要がある。

[従来の技術]

位相周期発振回路は、第3図に示すようにバックアップシステム用として使用される。

第3図において、メインシステム1をパックアップするため、サブシステム(パックアップシス

前述したように、発振回路の二盤化を目的として位相同期発振回路を使用する場合には、メイン発振回路の故障により入力信号で「が全く位相同期発振回路に入力されなくても出力信号でのとしてはセンタ周波数でCで発振出力されることがパックアップ時のサブシステムの性能維持上望ましい。

本発明は、このような従来の問題点に鑑みてな されたものであって、メイン発振回路の故障によ って入力信号がない場合でも所定の周波数で発振 することができる位相周期発振回路を提供するこ テム) 2 が設けられており、正常動作の場合には、 位相同期発掘回路(PLL) 4 によってサプシス テム 2 を同期動作させるようにしている。

この位相同期発振回路4は、第4図に示すように、位相比較器5と、チャージポンプ6と、ローパスフィルタ7と、電圧制御発振器8と、から構成され、電圧制御発振器8の出力信号foは位相比較器5にフィードバックされるようになっている。

位相問期発振回路4の入力信号「iと出力信号 foの関係を第5図に、電圧制御発振器8のコントロール電圧VCOと出力信号foの関係を第6 図に、それぞれ示す。

第5 図および第6 図から明らかなように、出力信号foはある周波数範囲A内で入力信号fiに追従するように位相を検出し、電圧制御発振器8の電圧VCOをコントロールして、電圧制御発振器8より出力される。

[発明が解決しようとする課題]

とを目的としている。

[課題を解決するための手段]

第1図は本発明の基本構成図である。

[作用]

したがって、サプシステムを継続して動作させ ることができ、充分にパックアップを行なうこと ・ ができる。

[実施例]

以下、本発明の実施例を図面に基づいて説明する。

第2図は本発明の一実施例を示す図である。 まず、構成を説明すると、第2図において、1

出力する。

4 0 はチャージボンプ2 5 からの制御信号リーパスフィルタ4 0 はコンデンサ4 1 と抵抗4 2 を有してれた4 3 、4 4 、FETトランジスタ4 5 、おおおける。チャージボンプ2 5 の動作がける。チャージボンプ2 5 の動作がでより、ローパスフィルタ4 0 の出かける。チャージボンクループが明的には位れたときない。アイングループが明的には位れた。チャージボックループが明的には位れた。チャージボックループが明的には位れた。チャージボックループが明的には位れた。チャージボンプ2 5 の正常動作時には位相差の3 を出力する。

なお、位相比較器11、チャージポンプ25および出力段トランジスタ46が全体として1つの IC47(モトローラ社製MC4044)を構成 している。

48は抵抗49および抵抗50よりなる基準電 圧発生回路であり、出力段トランジスタ46がオ フとなり、ローパスフィルタ40の出力がオープ ン状態となったときは、抵抗49、50の分圧電 1は入力信号 fiの位相を比較する位相比較器であり、位相比較器 1 1 はナンド回路 1 2~20 により構成され、U 1、D 1のデータを切換回路 2 1に出力する。

切換回路21はナンド回路22,23より構成され、入力信号検出回路24からの出力信号01が日レベル、すなわち入力信号 『iがあるときは、位相比較器11からのU1, D1のデータをチャージポンプ25に出力し、入力信号検出回路24からの出力信号01がLレベルのときは、その出力信号02は日レベルに固定される。

入力信号検出回路24は、抵抗26、コンデンサ27および比較器28により構成され、入力信号 「 i があるときは H レベルの出力信号 O 1 を、入力信号 「 i でないときは L レベルの出力信号 O 1 を、切換回路21に出力する。

チャージポンプ25はトランジスタ29~35 と抵抗36~39で構成され、入力するU1,D 1の位相差データに応じて制御信号UF,DFを

圧を電圧制御発振器51に出力する。電圧制御発振器51は、基準電圧発生回路48からの分圧電圧によって制御される周波数で自走発振することになる。

次に、動作を説明する。

まず、入力信号『iが入力している場合について説明する。

ードバックされる。

次に、入力信号fiがメイン発振回路3の故障 により入力しない場合について説明する。

入力信号『iが入力しないときは、入力信号検出回路24の出力信号01はレベルとなり、切換回路21は閉じられ、その出力信号02は日レベルに固定される。このため、チャージポンプ25はその動作を停止する。

したがって、出力段トランジスタ46はオフ状態で、ローパスフィルタ40の出力はオープン状態となり、フィードバックループが切断される。このとき、基準電圧発生回路48は抵抗49、50の分圧電圧を電圧制御発振器51に供給するので、電圧制御発振器51は分圧電圧になって制御される周波数で自走することになり、所定の周波数の出力信号foを得ることができる。

したがって、メイン発振回路3が故障となって もサプシステム2を継続して動作させることができる。

図中、

- 11…位相比較器、
- 12~20…ナンド回路、
- 21…切换回路、
- 22.23 … ナンド回路、
- 24…入力信号検出回路、
- 25…チャージポンプ、
- 26…抵抗、
- 27…コンデンサ、
- 28…比較器、
- 29~35…トランジスタ、
- 36~39…抵抗、
- 40…ローパスフィルタ、
- 41…コンデンサ、
- 42…抵抗、
- 43.44…抵抗、
- 45…FETトランジスタ、
- 46…出力段トランジスタ(スイッチ手段)、
- 47-1C.
- 48 … 基準電圧発生回路、

[発明の効果]

以上説明してきたように、本発明によれば、メイン発掘回路の故障により入力信号が入力しない場合には、これを検出して切換回路を介してフィードバックループを切断し、基準電圧発生回路から基準電圧を電圧制御発振器に供給するようにしため、所定の周波数の出力信号を得ることができる。

4. 図面の簡単な説明

第1図は本発明の基本構成図、

第2図は本発明の一実施例を示す図、

第3図は発振回路の二重化を示す図、

第4図は従来例を示すプロック図、


第5図は入力信号と出力信号の関係を示すグラフ、

第6図は出力信号とコントロール電圧の関係を 示すグラフである。


49,50…抵抗、

51…電圧制御発振器。


特許出願人 富士通株式会社 代理人 弁理士 井 桁 貞 — ((ほ)か2名)



本光明の基本構成図 第 1 図




本発明の一実施例を示す図 第 2 図



発振回路の2皇に2示す図

第3図



従来側を示すブロック図

第 4 図

